לוגיקה דינמית

מתוך ויקיפדיה, האנציקלופדיה החופשית
קפיצה אל: ניווט, חיפוש
Gnome-edit-clear.svg ערך זה זקוק לעריכה: ייתכן שהערך סובל מפגמים טכניים כגון מיעוט קישורים פנימיים, סגנון טעון שיפור או צורך בהגהה, או שיש לעצב אותו.
אתם מוזמנים לסייע ולתקן את הבעיות, אך אנא אל תורידו את ההודעה כל עוד לא תוקן הדף. אם אתם סבורים כי אין בדף בעיה, ניתן לציין זאת בדף השיחה.
שער NAND בלוגיקה דינמית

בתכנון מעגלים משולבים, לוגיקה דינמית הוא תכנון מתודולוגי של משפחה לוגית אשר היה פופולרי בשנות ה-70 של המאה העשרים וכעת זוכה לערגה מחודשת באלקטרוניקה בתדירויות גבוהות, בייחוד במעבדים. לוגיקה דינמית נבדלת מלוגיקה סטטית בכך שהיא משתמשת באות השעון ביישום של הלוגיקה הקומבינטורית, זאת אומרת, אות המוצא הוא פונקציה של זרם הכניסה בלבד. השימוש המסורתי באות השעון הוא תזמון המעברים במעגלי הלוגיקה הצירופית, ואילו ברוב המעגלים של הלוגיקה הקומבינטורית אות השעון מיותר.

לוגיקה סטטית לעומת דינמית[עריכת קוד מקור | עריכה]

ברוב סוגי המעגלים, המכונים לוגיקה סטטית', יש בכל זמן נתון מכניזם על מנת לדאוג כי הכניסה תהיה ברמה גבוהה או נמוכה. בשיטות לוגיות רבות, כמו TTL או CMOS, עקרון זה יכול להיות מנוסח מחדש כך, שתמיד ישנו נתיב בעל התנגדות נמוכה בין המוצא או למתח האספקה או להארקה.

בלוגיקה דינמית לעומת זאת, לא תמיד יש מכניזם אשר דואג שהכניסה תהיה ברמת מתח גבוהה או נמוכה. בגרסאות הנפוצות ביותר של קונספט זה, המוצא מועבר לרמת מתח גבוהה או נמוכה רק בחלקים מסוימים וברורים של מחזור השעון.

לוגיקה דינמית דורשת קצב שעון מינימלי אשר יהיה מספיק מהיר כך שהמוצא של כל שער ייקרא וייעשה בו שימוש לפני שתהיה זליגה של הקיבול המחזיק את אותו מצב.

בלוגיקה סטטית אין תדר שעון מינימלי, והשעון יכול להיעצר לתמיד. למרות שהיכולת לעצירת השעון למשך זמן ממושך נראית חסרת תועלת, זה יכול להוות שני יתרונות:

  • יכולת לעצור מערכת בכל זמן יכול להקל מאד על יכולת הבדיקה של המערכת, ולאפשר טכניקות בדיקה רבות.
  • יכולת להריץ מערכת בקצב שעון נמוך מאד מאפשרת להריץ מערכת דלת הספק זמן רב יותר עם אותה סוללה חשמלית.

בפרט, למרות שמעבדים רבים משתמשים בלוגיקה דינמית, לוויינים למשל, מכילים מעבדים בטכנולוגיית CMOS בלבד. [דרוש מקור]

דוגמה מתחום זיכרונות המחשב מציגה את ההבדל בין סוגי הלוגיקה: במבנה זכרונות SRAM מורכב בצורה מסוימת של לוגיקה סטטית ואילו DRAM מורכב בצורה מסוימת של לוגיקה דינמית.

יתרונות[עריכת קוד מקור | עריכה]

לוגיקה דינמית מהירה ביותר מפי שניים מלוגיקה רגילה. היא משתמשת רק בטרנזיסטורי N , ועוברת טוב אופטימיזציה של גודל של טרנזיסטורים.