Clock Gating

Clock gating, קטימת שעון היא טכניקה פופולרית אשר בשימוש בשבבים רבים המכילים מעגלים סינכרוניים אשר מטרתה היא להפחית את ההספק הדינמי המתבזבז במהלך פעולת המיתוג של המעגל. שיטה זו חוסכת בצריכת חשמל על-ידי הוספת מעגל לוגי אשר קוטם את התפשטות אות השעון במערכת (Clock tree). קטימת אות השעון משביתה חלקים של המעגל החשמלי, וכך הדלגלגים שלו לא מחליפים מצבים (ללא אות שעון).פעולת מיתוג בים מצבים של דלגלג צורכת חשמל וכאשר היא מבוטלת צריכת ההספק יורדת לאפס, והספק מתבזבז בצורה זניחה רק בעקבות התהוות של זרמי זליגה.

פרטים

קטימת שעון מתאפשרת בכך שמוסיפים למעגל עובד על ידי לקיחת לאפשר תנאים כדי הקופות, ומשתמש בהם כדי לשער את השעונים. עיצוב חייב להכיל אלה מאפשרים תנאים על מנת להשתמש תועלת clock gating. השעון הזה gating התהליך יכול גם לחסוך משמעותית למות באזור, כמו גם כוח, שכן הוא מסיר מספרים גדולים של muxes ומחליף אותם עם clock gating ההיגיון. השעון הזה gating ההיגיון הוא בדרך כלל בצורה של "משולב clock gating" (ICG) תאים. עם זאת, השעון gating ההיגיון לשנות את השעון מבנה עץ, מאז clock gating ההיגיון יושב על שעון העץ.

שעון gating ההיגיון ניתן להוסיף לעיצוב במגוון דרכים:

1. מקודדים לרמת ההעברה לרשומות (RTL) המאפשרים לתרגם באופן אוטומטי לשעון gating ההיגיון על ידי כלי סינתזה (שעון גרגר דק).
2. מוכנס לתוך העיצוב באופן ידני על ידי מעצבי RTL (בדרך כלל כמו שעון ברמת מודול gating) על ידי יצירת ספריית שעון משולב ספציפי gating (ICG) תאים שער השעונים של מודולים או רושמים ספציפיים.
3. חצי אוטומטי מוכנס לתוך ה- RTL על ידי כלים אוטומטיים שעון gating. כלים אלה גם להכניס תאים ICG לתוך RTL, או להוסיף לאפשר תנאים לתוך קוד ה- RTL. אלה בדרך כלל מציעים גם רציף שעון gating optimisations.

כל שינוי RTL כדי לשפר את gating שעון יביא שינויים פונקציונליים לתכנון (מאז רושמים יחזיקו עכשיו ערכים שונים) אשר צריך להיות מאומת.

שעון שעון עוקב הוא תהליך של חילוץ / הפצת התנאים המאפשרים למרכיבים עוקבים במעלה או במורד הזרם, כך שרושמים נוספים יכולים להיות משודרים על ידי השעון.

למרות שמעגלים אסינכרוניים מעצם הגדרתם אינם כוללים "שעון", המונח "שעון שעון" מושלם משמש להמחשת האופן שבו טכניקות השעון השונות הן פשוט קירובים של ההתנהגות הנתמכת על ידי נתונים, המוצגת על ידי מעגל אסינכרוני. כאשר הפירוט שבו אתה משער את השעון של מעגל סינכרוני מתקרב לאפס, צריכת החשמל של המעגל הזה מתקרבת למעגל אסינכרוני: המעגל מייצר מעברים לוגיים רק כאשר הוא פועל באופן פעיל.

צ'יפ התכוון לרוץ על סוללות או עם כוח נמוך מאוד, כגון אלה המשמשים את הטלפונים הניידים, התקנים לביש, וכו 'ישים מספר צורות של gating יחד. בקצה האחד יש את השערים הידניים של שעונים על-ידי תוכנה, כאשר מנהל ההתקן מאפשר או משבית את השעונים השונים המשמשים לבקר סרק נתון. בצד השני הוא gating שעון אוטומטי, שבו החומרה ניתן לומר כדי לזהות אם יש עבודה לעשות, ולכבות את השעון נתון אם זה לא נחוץ. צורות אלה מקיימות אינטראקציה זו עם זו ועשויות להיות חלק מאותו עץ. לדוגמה, גשר פנימי או אוטובוס עשויים להשתמש ב - gating אוטומטי כך שהוא ייכבה עד שהמעבד או מנוע DMA צריכים להשתמש בו, בעוד שחלק מהציוד ההיקפי באוטובוס זה עלול להיגרר לצמיתות אם הם אינם בשימוש על לוח זה .

ראה גם

• כוח gating
• הסרת תקלה
• תדר דינמי
• מבצע היקפי אוטונומי

לקריאה נוספת

• "Deterministic clock gating for microprocessor power reduction". The Ninth International Symposium on High-Performance Computer Architecture, 2003. HPCA-9 2003. Proceedings. IEEE. 2003-02-28 [2003-02-12]. doi:10.1109/HPCA.2003.1183529. ISBN 0-7695-1871-0. ISSN 1530-0897. אורכב מ-המקור ב-2018-07-09. נבדק ב-2018-07-09. {{cite journal}}: פרמטר לא ידוע |dead-url= (הצעה: |url-status=) (עזרה)