טיוטה:Register-transfer level

אין לבלבל ערך זה עם הערך "Register transfer language" או "Resistor–transistor logic".

בתכנון מעגלים דיגיטליים, לוגיקת נגד-טרנזיסטור (RTL) היא הפשטה תכנונית הממדלת מעגל דיגיטלי סינכרוני במונחים של זרימת אותות דיגיטליים (נתונים) בין אוגרי חומרה, והפעולות הלוגיות המבוצעות על אותות אלו.

הפשטה לרמת לוגיקת נגד-טרנזיסטור משמשת בשפות תיאור החומרה (HDL) כמו Verilog ו- VHDL כדי ליצור ייצוגים ברמה גבוהה (high-level) של מעגל, שממנו ניתן להפיק ייצוגים ברמה נמוכה יותר, ובסופו של דבר חיווט בפועל. תכנון ברמת לוגיקת נגד-טרנזיסטור הוא פרקטיקה אופיינית בתכנון דיגיטלי מודרני של מעגלים. ^[1]

הערות שוליים[עריכת קוד מקור | עריכה]

^ Frank Vahid (2010). Digital Design with RTL Design, Verilog and VHDL (2nd ed.). John Wiley and Sons. p. 247. ISBN 978-0-470-53108-2.

קטגוריה:תכן לוגי קטגוריה:מיקרואלקטרוניקה קטגוריה:מעגלים משולבים קטגוריה:מעגלים ספרתיים קטגוריה:אלקטרוניקה

[1] Frank Vahid (2010). Digital Design with RTL Design, Verilog and VHDL (2nd ed.). John Wiley and Sons. p. 247. ISBN 978-0-470-53108-2.

[1]